by admin Nov 23, 2024 Sistem Digital

REGISTER

Register Dalam elektronika digital seringkali diperlukan penyimpan data sementara sebelum data diolah lebih lanjut. Elemen penyimpan dasar adalah flip-flop. Setiap flip-flop menyimpan sebuah bit data. Sehingga untuk menyimpan data n-bit, diperlukan n buah flip- flop yang disusun sedemikian rupa dalam bentuk register. Suatu memori register menyimpan data 1001 dapat ditunjukkan secara blok diagram seperti gambar 1.

Gambar 1 Blok diagram register memori 4 bit

Data biner dapat dipindahkan secara seri atau parallel (lihat gambar 2)

Gambar 2 Transfer data (a) mode seri, dan (b) mode prallel

Paralel Data Transfer

Terdiri dari serangkaian memori 1 bit yang dapat ditulis atau dibaca secara bersamaan. Digunakan untuk menyimpan data.

Contoh :

Pada gambar 3, merupakan register parallel data transfer dengan menggunakan D-FF. Terdapat dua buah register yaitu register X dan register Y, dimana register X akan mentransfer 3 bi data secara bersamaan ke register Y. Register X terdiri dari X1, X2, dan X3. Sedangkan register Y terdiri dari Y1, Y2, dan Y3. X1 akan ditransfer ke Y1, X2 ke Y2 dan X3 ke Y3. Pada saat clock aktif, maka seluruh flip flop D akan aktif, dan mengakibatkan data dari X akan sama dengan register Y secara bersamaan.

Serial data Transfer / Shift

Serial data transfer register / Shift register terdiri dari sekelompok FF yang disusun sehingga bilangan biner dapat disimpan didalamnya dengan cara di shift / geser dari satu FF ke FF berikutnya setiap Pulsa Clock.

Ilustrasi dari shift register ini adalah kalkulator. Ketika kita menekan satu tombol pada kalkulator, maka angka sebelumnya yang sudah tampil akan bergeser, sehingga setiap tombol ditekan, maka akan terjadi pergeseran angka pada layar monitor. Hal ini sama dengan konsep shift register, dimana setiap terjadi clock, maka aka nada 1 bit yang bergeser dari satu FF ke FF lainnya.

Contoh Shift register dengan JK FF

Pada gambar 4 diatas, terlihat 4 buah JK FF yang disusun membentuk sebuah shift register 4 bit. Dimana data akan masuk pada DATA IN dan diteruskan ke FF pertama pada inputan J, sedangkan untuk inputan K berasal dari inverter DATA IN. untuk FF kedua dan seterusnya inputan J berasal dari output setiap FF dan inputan K berasal dari inverter output dari FF sebelumnya. Clock pada gambar diatas adalah aktif LOW

Contoh : data yang akan disimpan dalam shift register adalah 1001 atau 5 dalam bilangan

Bentuk gelombang digital dari rangkaian pada gambar diatas dengan contoh data IN adalah 1011

Contoh Shift Register menggunakan D FF

Gambar 6 Shift register menggunakan D FF

Pada gambar 8.6, merupakan register shift / serial data transfer dengan menggunakan D-FF. Terdapat dua buah register yaitu register X dan register Y, dimana register X akan mentransfer 3 bit data secara serial ke register Y. Register X terdiri dari X1, X2, dan X3, Sedangkan register Y terdiri dari Y1, Y2, dan Y3. Input FF yang pertama adalah data dan input dari FF berikutnya adalah output dari FF sebelumnya. Pada saat clock aktif, maka seluruh flip flop D akan mendapatkan clock, tetapi yang aktif hanya FF yang sudah menerima input.

Contoh :

Register X sudah berisi data 101, dan akan dipindahkan ke register Y, setiap 1 kali clock, maka akan ada satu bit data yang akan digeser, sehingga diperlukan 3 kali clock agar seluruh data pada register X, berpindah ke Register Y. (Gambar 7)

Counter

Counter merupakan sebuah Register yang nilainya di – increment dengan 1, dan juga dibangun dengan menggunakan n FF, contoh counter pada CPU adalah Program Counter. Program Counter berfungsi untuk menunjukkan alamat dari instruksi berikutnya yang akan di jemput oleh processor.

Counter didesain dengan menggunakan 2 model yaitu

Asinkron –> Model ini Lebih lambat, karena output dari sebuah FF merupakan trigger merubah status dari FF berikutnya
Sinkron –> Semua FF berubah state pada waktu yang sama, sehingga prosesnya lebih cepat. Impelementasinya adalah pada CPU

Counter Asinkron

Pada gambar 8.8 diatas terlihat rangkaian 4 buah JK FF yang berfungsi sebagai counter dan bekerja dengan mode asinkron.

Semua Inputan dari FF diasumsikan bernilai 1.
Clock FF pertama berasal dari pulsa clock langsung, sedangkan clock FF berikutnya berasal dari output dari FF sebelumnya. Clock pada kasus ini adalah aktif LOW.

dilihat pada table berikut